| 資料の種別｡ |
図書｡
 資料情報のコピー
|
| タイトル｡ |
SystemVerilogによるFPGA/ディジタル回路設計入門(システム ヴェリログ ニ ヨル エフピージーエー ディジタル カイロ セッケイ ニュウモン)｡
|
| 著者名等｡ |
小林和淑∥共著(コバヤシ,カズトシ)｡
|
| 寺澤真一∥共著(テラサワ,シンイチ)｡
|
| 吉河武文∥共著(ヨシカワ,タケフミ)｡
|
| 塩見準∥共著(シオミ,ジュン)｡
|
| 門本淳一郎∥共著(カドモト,ジュンイチロウ)｡
|
| 小林和淑∥監修(コバヤシ,カズトシ)｡
|
| 統一著者名｡ |
小林 和淑｡
|
| 寺澤 真一｡
|
| 吉河 武文｡
|
| 塩見 準｡
|
| 門本 淳一郎｡
|
| 小林 和淑｡
|
| 出版者｡ |
オーム社／東京｡
|
| 出版年｡ |
2023.11｡
|
| ページと大きさ｡ |
183p／24cm｡
|
| 一般注記｡ |
文献あり 索引あり｡
|
| 件名｡ |
ハードウェア記述言語｡
|
| 分類｡ |
NDC8 版：549.7｡
|
| NDC9 版：549.7｡
|
| NDC10 版：549.7｡
|
| ISBN｡ |
978-4-274-23101-8｡
|
| 4-274-23101-1｡
|
| 9784274231018｡
|
| 4274231011｡
|
| 価格｡ |
3000円｡
|
| タイトルコード｡ |
4958841｡
|
| 著者紹介｡ |
【寺澤真一】京都工芸繊維大学、立命館大学、明石工業高等専門学校非常勤講師。(本データはこの書籍が刊行された当時に掲載されていたものです)｡
|
| 【小林和淑】京都工芸繊維大学電気電子工学系教授。博士(工学)(京都大学)。〈おもな著書〉『ディジタル集積回路の設計と試作』(共著、培風館)など。(本データはこの書籍が刊行された当時に掲載されていたものです)｡
|